�� k t � � h i L k K � 4 � 9 3 � u + � � � 2! 8 �! = !" 7 _" t �" F # k S# } �# K =$ w �$ � % � �% [ & � x& [ ' � b' � �' � �( � ) ( �) ( �) ( �) / * 1 K* B }* % �* % �* 1 + . >+ ? m+ < �+ ? �+ ( *, ( S, 2 |, E �, 1 �, 9 '- 1 a- ? �- ( �- �- ) . . ;. j. w. " �. % �. / �. . / $ // T/ r/
~/ �/ �/ �/ �/ �/ 0 0 &0 A0 \0 o0 �0 �0 ( �0 �0 �0
1 .1 N1 o1 �1 �1 �1 �1 �1 2 = .2 & l2 �2 �2 $ �2 " �2 * 3 23 J3 3 i3 ) �3
�3 D �3 C 4 + [4 & �4 % �4 ) �4 % �4 ! $5 ! F5 $ h5 �5 : �5 1 �5 9 6 6 P6 �6 0 �6 + �6 * 7 . 07 ( _7 % �7 & �7 �7 ) �7 % 8 <8 8 Y8 �8 " �8 & �8 �8 9 9 29 H9 ^9 t9 ! �9 �9 ' �9 ' �9 : 7 1: B i: �: �: �: �: ; +; C; X; l; �; �; �; " �; # �; ( < ,< I< b< x< ! �< 5 �< & �< ' = / 9= ) i= / �= �= b �= . D> s> �> ) �> % �> # �> % ? + 5? + a? 1 �? 1 �? % �? + @ 1 C@ 1 u@ �@ �@ # �@ " A " )A LA ! mA % �A �A < �A B # %B 2 IB " |B * �B + �B �B C / 0C `C xC �C �C �C �C + �C 'D AD ]D % xD $ �D �D 0 �D 0 E # @E * dE % �E 7 �E ! �E ! F 5 1F " gF + �F �F �F �F G + 9G 2 eG 2 �G ) �G �G H ! "H ' DH ' lH ' �H �H �H �H �H I -I MI kI �I �I �I �I " �I J " J CJ cJ �J �J �J ! �J �J
K %K BK ]K nK �K % �K �K �K 2 �K !L ?L % PL vL �L �L & �L �L M M .M BM & UM |M �M �M �M �M �M ! �M N ; #N _N
}N $ �N % �N + �N / �N + /O [O tO & �O �O 2 �O 2 P 2 4P 4 gP , �P �P ) �P
Q Q ( ;Q dQ �Q ! �Q �Q % �Q �Q R ! +R + MR ' yR �R �R �R �R S "S % >S dS {S 5 �S �S - �S ; T / ST �T �T �T �T �T �T �T U U 7U PU iU �U �U & �U �U �U V � V �W V �W ^ =X ; �X � �X J �Y � �Y � tZ � [ 8 �[ G \ B Q\ u �\ N
] n Y] � �] 8 O^ { �^ � _ � �_ y l` � �` g �a � b � �b � jc � $d , �d , e , @e 7 me 8 �e R �e : 1f ; lf ; �f 7 �f I g G fg I �g - �g - &h 9 Th U �h 9 �h B i ; ai M �i - �i " j - <j 3 jj �j �j ) �j , �j 4 k 3 Lk < �k ( �k �k �k l 'l ?l _l l " �l �l $ �l % �l m m 5m " Lm 4 om �m �m & �m n 0 n / Qn " �n �n ( �n ( �n o " .o A Qo - �o �o ' �o % �o # p 6 Dp {p . �p G �p - q <q Y Hq Y �q 6 �q 1 3r / er 3 �r / �r + �r + %s . Qs �s H �s E �s G 0t 9 xt . �t 7 �t 1 u 2 Ku 5 ~u 1 �u . �u / v Ev D cv - �v ! �v M �v & Fw / mw - �w �w �w x "x Ax `x x < �x # �x 0 �x 0 0y $ ay D �y Q �y ( z Fz bz z �z �z �z �z
{ ${ >{ X{ 8 r{ 9 �{ 5 �{ | 8| R| ) h| 5 �| P �| 6 } 7 P} A �} 5 �} , ~ 0 -~ � ^~ 8 �~ 5 , I ( v & � ( � : � 4 *� = _� = �� & ۀ 8 � B ;� B ~� �� & Ձ 1 �� 0 .� 0 _� . �� . �� 5 � $� L 7� 6 �� 5 �� A � B 3� O v� ) Ƅ 0 � " !� T D� " �� % �� � ( �� $ $� $ I� A n� % �� ' ֆ & �� - %� , S� ) �� - �� , ؇ 2 � C 8� ; |� : �� $ � # � 9 <� & v� 0 �� ( Ή ( �� ( � ' I� - q� 4 �� 4 Ԋ + � 5� P� / a� * �� * �� * � � 3� K� g� �� ' �� , Ō , � , � , L� y� ! �� = �� � 2 �� ! 2� ! T� * v� # �� . Ŏ $ � & � @� ^� � �� �� + ʏ , �� #� <� 8 Q� $ �� �� 0 �� � � '� 6 F� , }� �� ɑ % � � B %� h� �� �� �� ƒ ْ 0 �� &� N 8� �� �� % �� ) ړ 1 � 7 6� : n� �� ! �� 1 � � < 5� < r� < �� > � . +� Z� 4 w�
�� �� 8 ۖ " � $ 7� 6 \� �� 0 �� � & �� 4 � 3 T� & �� �� / Θ �� + � * @� ( k� 5 �� ʙ ݙ F �� $ D� E i� R �� B � E� & R�
y� �� �� �� & Û � � !� ' 6� & ^� �� �� / �� ! � �
� � � � � � � � � H
� % � g � \ k J C B � Z ~ � / > S � V 7 F � J � � 5 � t � � 3 � U 1 � d - N L Q W [ H G � . b � n � ' # � @ � - = 4 K � � C � R L F : q ) � " � % u � � � ` � < E o 0 � } | T k � � s � 9 e � � U � � 5 < ( g _ D , � $ � � � 2 � S ] 6 � � � + � a D { � � \ ^ � i y B 0 r ) ( � [ ! � � v Q � � � b 4 M K ? � � M � � � ' 3 A 7 Z � � z N � " P � O � X ] � _ ; m
� ? j R # I 1 � � � 8 � / � O ! , � � f � � � � . � � P � ; �
a � � d � � x e Y W $ A � � � � 2 : @ h c � 6 � V �
� � � p E � w f � � � � � ` � � 9 � � � + c � ^ � * � I � � � * T � 8 & � h > � � X G = � j � Y � & � i l
For the options above, The following values are supported for "ARCH":
For the options above, the following values are supported for "ABI":
aliases Do print instruction aliases.
cp0-names=ARCH Print CP0 register names according to
specified architecture.
Default: based on binary being disassembled.
debug_dump Temp switch for debug trace.
fpr-names=ABI Print FPR names according to specified ABI.
Default: numeric.
gpr-names=ABI Print GPR names according to specified ABI.
Default: based on binary being disassembled.
hwr-names=ARCH Print HWR names according to specified
architecture.
Default: based on binary being disassembled.
msa Recognize MSA instructions.
no-aliases Use canonical instruction forms.
no-aliases Don't print instruction aliases.
no-aliases Disassemble only into canonical instructions, rather
than into pseudoinstructions.
numeric Print numeric reigster names, rather than ABI names.
reg-names=ABI Print GPR and FPR names according to
specified ABI.
reg-names=ARCH Print CP0 register and HWR names according to
specified architecture.
virt Recognize the virtualization ASE instructions.
xpa Recognize the eXtended Physical Address (XPA)
ASE instructions.
The following AARCH64 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following ARC specific disassembler options are supported for use
with -M switch (multiple options should be separated by commas):
The following ARM specific disassembler options are supported for use with
the -M switch:
The following MIPS specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following PPC specific disassembler options are supported for use with
the -M switch:
The following RISC-V-specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following S/390 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following i386/x86-64 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
Warning: disassembly may be wrong due to guessed opcode class choice.
Use -M<class[,class]> to select the correct opcode class(es).
addr16 Assume 16bit address size
addr32 Assume 32bit address size
addr64 Assume 64bit address size
amd64 Display instruction in AMD64 ISA
att Display instruction in AT&T syntax
att-mnemonic
Display instruction in AT&T mnemonic
data16 Assume 16bit data size
data32 Assume 32bit data size
dpfp Recognize FPX DP instructions.
dsp Recognize DSP instructions.
fpud Recognize double precision FPU instructions.
fpuda Recognize double assist FPU instructions.
fpus Recognize single precision FPU instructions.
i386 Disassemble in 32bit mode
i8086 Disassemble in 16bit mode
intel Display instruction in Intel syntax
intel-mnemonic
Display instruction in Intel mnemonic
intel64 Display instruction in Intel64 ISA
quarkse_em Recognize FPU QuarkSE-EM instructions.
spfp Recognize FPX SP instructions.
suffix Always display instruction suffix in AT&T syntax
x86-64 Disassemble in 64bit mode
# <dis error: %08lx> # internal error, undefined modifier (%c) # internal error, undefined operand in `%s %s' $<undefined> %02x *unknown* %d unused bits in i386_cpu_flags.
%d unused bits in i386_operand_type.
%dsp16() takes a symbolic address, not a number %dsp8() takes a symbolic address, not a number %s: %d: Missing `)' in bitfield: %s
%s: %d: Unknown bitfield: %s
%s: Error: %s: Warning: 'LSL' operator not allowed 'ROR' operator not allowed (DP) offset out of range. (SP) offset out of range. (unknown) *unknown operands type: %d* *unknown* 21-bit offset out of range 64-bit address is disabled <function code %d> <illegal instruction> <illegal precision> <internal disassembler error> <internal error in opcode table: %s %s>
<unknown register %d> ABORT: unknown operand Accepted values are from -1 to 6 Address 0x%s is out of bounds.
Assume all insns are Thumb insns Attempt to find bit index of 0 Bad case %d (%s) in %s:%d
Bad immediate expression Bad register in postincrement Bad register in preincrement Bad register name Biiiig Trouble in parse_imm16! Bit number for indexing general register is out of range 0-15 Byte address required. - must be even. CpuMax != %d!
Disassemble "register" names Disassemble in ESA architecture mode Disassemble in z/Architecture mode Don't know how to specify # dependency %s
Don't understand 0x%x
Error: read from memory failed Examine preceding label to determine an insn's type First register of the range should be r13 Hmmmm 0x%x IC note %d for opcode %s (IC:%s) conflicts with resource %s note %d
IC note %d in opcode %s (IC:%s) conflicts with resource %s note %d
IC:%s [%s] has no terminals or sub-classes
IC:%s has no terminals or sub-classes
Immediate is out of range -128 to 127 Immediate is out of range -32768 to 32767 Immediate is out of range -512 to 511 Immediate is out of range -7 to 8 Immediate is out of range -8 to 7 Immediate is out of range 0 to 65535 Internal disassembler error Internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx
Internal error: bad sparc-opcode.h: "%s" == "%s"
Internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx
Internal: Non-debugged code (test-case missing): %s:%d Invalid address type for operand Invalid position, should be 0, 16, 32, 48 or 64. Invalid position, should be 0, 8, 16, or 24 Invalid position, should be 0,4, 8,...124. Invalid position, should be 16, 32, 64 or 128. Invalid register number, should be blink Invalid register number, should be fp Invalid register number, should be pcl Invalid size specifier Invalid size value must be on range 1-64. Invalid size, should be 1, 2, 4, or 8 Invalid size, value must be LP_COUNT register cannot be used as destination register Label conflicts with `Rx' Label conflicts with register name Last register of the range doesn't fit Missing '#' prefix Missing '.' prefix Missing 'pag:' prefix Missing 'pof:' prefix Missing 'seg:' prefix Missing 'sof:' prefix Name well-known globals No relocation for small immediate Not a pc-relative address. Only $sp or $15 allowed for this opcode Only $tp or $13 allowed for this opcode Operand is not a symbol Operand out of range. Must be between -32768 and 32767. Print unknown instructions according to length from first two bits Register R30 is a limm indicator Register list is not valid Register must be BLINK Register must be GP Register must be ILINK1 Register must be ILINK2 Register must be PCL Register must be R0 Register must be R1 Register must be R2 Register must be R3 Register must be SP Register must be between r0 and r7 Register must be between r8 and r15 Register must be either r0-r3 or r12-r15 Register number is not valid SR/SelID is out of range SelID is out of range Select raw register names Select register names used by GCC Select register names used in ARM's ISA documentation Select register names used in the APCS Select register names used in the ATPCS Select special register names used in the ATPCS Small operand was not an immediate number Special purpose register number is out of range Syntax error: No trailing ')' The following WebAssembly-specific disassembler options are supported for use
with the -M switch:
The percent-operator's operand is not a symbol Unknown bitfield: %s
Unknown error %d
Unrecognised disassembler CPU option: %s
Unrecognised disassembler option: %s
Unrecognised register name set: %s
Unrecognized disassembler option: %s
Unrecognized field %d while building insn.
Unrecognized field %d while decoding insn.
Unrecognized field %d while getting int operand.
Unrecognized field %d while getting vma operand.
Unrecognized field %d while parsing.
Unrecognized field %d while printing insn.
Unrecognized field %d while setting int operand.
Unrecognized field %d while setting vma operand.
Value is not aligned enough Value must be a multiple of 16 Value must be in the range 0 to 240 Value must be in the range 0 to 28 Value must be in the range 0 to 31 Value must be in the range 1 to Value of A operand must be 0 or 1 W keyword invalid in FR operand slot. W register expected Warning: disassembly unreliable - not enough bytes available Warning: illegal as 2-op instr Warning: illegal as emulation instr Warning: reserved use of A/L and B/W bits detected Warning: rsrc %s (%s) has no chks
Warning: rsrc %s (%s) has no chks or regs
Warning: unrecognised CALLA addressing mode address register in load range address writeback expected attempt to set y bit when using + or - modifier bad instruction `%.50s' bad instruction `%.50s...' bit,base is out of range bit,base out of range for symbol branch operand unaligned branch to odd offset branch value not in range and to odd offset branch value out of range byte relocation unsupported can't cope with insert %d
can't create i386-init.h, errno = %s
can't create i386-tbl.h, errno = %s
can't find %s for reading
can't find i386-opc.tbl for reading, errno = %s
can't find i386-reg.tbl for reading, errno = %s
can't find ia64-ic.tbl for reading
cannot use odd number destination register cannot use odd number source register cgen_parse_address returned a symbol. Literal required. class %s is defined but not used
displacement value is not aligned displacement value is not in range and is not aligned displacement value is out of range don't know how to specify %% dependency %s
dsp:16 immediate is out of range dsp:20 immediate is out of range dsp:24 immediate is out of range dsp:8 immediate is out of range expecting got relative address: got(symbol) expecting got relative address: gotoffhi16(symbol) expecting got relative address: gotofflo16(symbol) expecting gp relative address: gp(symbol) extend operator expected extraneous register floating-point immediate expected floating-point value must be 0.0 or 1.0 floating-point value must be 0.5 or 1.0 floating-point value must be 0.5 or 2.0 illegal L operand value illegal bitmask illegal immediate value illegal use of parentheses imm10 is out of range imm:6 immediate is out of range immediate is out of range 0-7 immediate is out of range 1-2 immediate is out of range 1-8 immediate is out of range 2-9 immediate offset immediate out of range immediate too big for element size immediate value immediate value cannot be register immediate value is out of range immediate value out of range immediate zero expected incompatible L operand value index register in load range index register xzr is not allowed invalid %function() here invalid addressing mode invalid arithmetic immediate invalid conditional option invalid constant invalid counter access invalid extend/shift operator invalid immediate, must be 1, 2, or 4 invalid mask field invalid mfcr mask invalid operand. type may have values 0,1,2 only. invalid post-increment amount invalid register invalid register for stack adjustment invalid register list invalid register name invalid register offset invalid register operand when updating invalid replicated MOV immediate invalid shift amount invalid shift operator invalid sprg number invalid tbr number invalid value for CMEM ld/st immediate invalid value for immediate jump hint unaligned junk at end of line missing `)' missing `]' missing extend operator missing mnemonic in syntax string missing register most recent format '%s'
appears more restrictive than '%s'
multiple note %s not handled
multiplier negative immediate value not allowed negative or unaligned offset expected no insns mapped directly to terminal IC %s
no insns mapped directly to terminal IC %s [%s] no shift amount allowed for 8-bit constants not a valid r0l/r0h pair offset(IP) is not a valid form opcode %s has no class (ops %d %d %d)
operand is not zero operand out of range (%ld not between %ld and %ld) operand out of range (%ld not between %ld and %lu) operand out of range (%lu not between %lu and %lu) operand out of range (0x%lx not between 0 and 0x%lx) operand out of range (not between 1 and 255) overlapping field %s->%s
overwriting note %d with note %d (IC:%s)
p0-p7 expected parse_addr16: invalid opindex. percent-operator operand is not a symbol position value is out of range reg pair must be contiguous reg pair must start from even reg register element index register name used as immediate value register number register number must be even register source in immediate move register unavailable for short instructions rotate expected to be 0, 90, 180 or 270 rotate expected to be 90 or 270 rsrc %s (%s) has no regs
shift amount shift amount must be 0 or 12 shift amount must be 0 or 16 shift amount must be 0 or 8 shift amount must be a multiple of 16 shift is not permitted shift operator expected source and target register operands must be different stack pointer register expected syntax error (expected char `%c', found `%c') syntax error (expected char `%c', found end of instruction) unable to change directory to "%s", errno = %s
undefined unexpected address writeback unknown unknown 0x%02lx unknown 0x%04lx unknown constraint `%c' unknown operand shift: %x
unknown reg: %d
unrecognized form of instruction unrecognized instruction value must be power of 2 value out of range 1 - 256 vector5 is out of range vector8 is out of range warning: ignoring unknown -M%s option
width value is out of range z0-z15 expected z0-z7 expected Project-Id-Version: opcodes 2.28.90
Report-Msgid-Bugs-To: [email protected]
POT-Creation-Date: 2017-07-03 16:55+0200
PO-Revision-Date: 2017-08-22 01:22+0200
Last-Translator: Stéphane Aulery <[email protected]>
Language-Team: French <[email protected]>
Language: fr
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit
X-Bugs: Report translation errors to the Language-Team address.
Plural-Forms: nplurals=2; plural=(n > 1);
Pour les options ci-dessus, les valeurs suivantes sont supportées pour ARCH :
Pour les options ci-dessus, les valeurs suivantes sont prises en charge pour l’ABI :
aliases Afficher les alias des instructions.
cp0-names=ARCH Afficher les noms des registres CP0 selon
l’architecture spécifiée.
Par défaut : à partir du binaire désassemblé.
debug_dump Interrupteur temporaire pour la trace de débogage.
fpr-names=ABI Afficher les noms FPR selon l’ABI spécifié.
Par défaut : numérique.
gpr-names=ABI Afficher les noms GPR selon l’ABI spécifié.
Par défaut : à partir du binaire désassemblé.
hwr-names=ARCH Afficher les noms HWR selon
l’architecture spécifiée.
Par défaut : à partir du binaire désassemblé.
msa Reconnaissance des instructions MSA.
no-aliases Utiliser la forme canonique des instructions.
no-aliases Ne pas afficher les alias des instructions.
no-aliases Désassembler seulement en instructions canoniques,
au lieu de pseudo-instructions.
numeric Affiche les numéros des registres, au lieu de leur nom ABI.
reg-names=ABI Afficher les noms GPR et FPR selon l’ABI
spécifié.
reg-names=ARCH Afficher les noms des registres CP0 et HWR selon
l’architecture spécifiée.
virt Reconnaissance des instructions ASE.
xpa Reconnaître l’Adressage Physique Étendu (XPA)
instructions ASE.
Les options spécifiques AARCH64 du désassembleur sont prises en charge
avec l’utilisation de l’option -M (les options multiples doivent être
séparées par des virgules) :
Les options spécifiques ARC du désassembleur sont prises en charge
avec l’utilisation de l’option -M (les options multiples doivent être
séparées par des virgules) :
Les options suivantes spécifiques au désassemblage ARM sont prises en
charge avec l’utilisation de l’option -M :
Les options spécifiques MIPS du désassembleur sont prises en charge avec
l’utilisation de l’option -M (les options multiples doivent être séparées
par des virgules) :
Les options spécifiques PPC suivantes sont prises en charge avec l’utilisation
de l’option -M :
Les options spécifiques RISC-V du désassembleur sont prises en charge avec
l’utilisation de l’option -M (les options multiples doivent être séparées
par des virgules) :
Les options spécifiques S/390 du désassembleur sont prises en charge avec
l’utilisation de l’option -M (les options multiples doivent être séparées
par des virgules) :
Les options spécifiques i386/x86-64 du désassembleur sont prises en charge
avec l’utilisation de l’option -M (les options multiples doivent être
séparées par des virgules) :
Warning : Le décompilation peut être incorrecte en raison du choix de classe d'opcode supposées.
Utiliser -M<classe[,classe]> pour sélectionner la ou les classes d’opcode correctes.
addr16 Supposer un adressage 16 bits
addr32 Supposer un adressage 32 bits
addr64 Supposer un adressage 64 bits
amd64 Afficher les instructions en AMD64 ISA
att Afficher les instructions en syntaxe AT&T
att-mnemonic
Afficher les instructions avec les mnémoniques AT&T
data16 Supposer une taille de données sur 16 bits
data32 Supposer une taille de données sur 32 bits
dpfp Reconnaissance des instructions FPX DP.
dsp Reconnaissance des instructions DSP.
fpud Reconnaissance des instructions FPU double précision.
fpuda Reconnaissance des instructions FPU double assist.
fpus Reconnaissance des instructions FPU simple précision.
i386 Désassembleur en mode 32 bits
i8086 Désassembleur en mode 16 bits
intel Afficher les instructions en syntaxe Intel
intel-mnemonic
Afficher les instructions avec les mnémoniques Intel
intel64 Afficher les instructions en Intel64 ISA
quarkse_em Reconnaissance des instructions FPU QuarkSE-EM.
spfp Reconnaissance des instructions FPX SP.
suffix Toujours afficher les suffixes d’instruction en syntaxe AT&T
x86-64 Désassembleur en mode 64 bits
# <erreur désassemblage : %08lx> # erreur interne, modificateur indéfini (%c) # erreur interne, opérande « %s %s » indéfini $<non défini> %02x *inconnu(e)* %d bits inutilisés dans i386_cpu_flags.
%d bits inutilisés dans i386_operand_type.
%dsp16() prend une adresse symbolique, pas un nombre %dsp8() prend une adresse symbolique, pas un nombre %s : %d : « ) » manquante dans le champ de bits : %s
%s : %d : champ de bits inconnu : %s
%s : Erreur : %s : Avertissement : opérateur LSL interdit opérateur ROR interdit décalage (DP) hors intervalle. décalage (SP) hors intervalle. (inconnu(e)) *type d’opérande inconnu : %d* *inconnu(e)* décalage de 21 bits hors intervalle L’adressage 64 bits est désactivé <code de fonction %d> <instruction illégale> <précision illégale> <erreur interne du désassembleur> <erreur interne dans la table des opcodes : %s %s>
<registre %d inconnu> ABANDONNER : opérande inconnu Intervalle de valeur acceptées 1 à 6 Adresse 0x%s hors intervalle.
Considérer tous les insns comme des index insns Tentative de repérage d’un index de bit de 0 Cas erroné %d (%s) dans %s : %d
Expression immédiate erronée Registre erroné dans un post-incrément Registre erroné dans un pré-incrément Nom de registre érroné GROS problème dans parse_imm16 ! Bits pour indexer les registres généraux hors intervalle (0-15) Adresse d’octet requise - doit être paire. CpuMax != %d !
Désassemble les noms de « registre » Désassemble en mode architecture ESA Désassemble en mode z/Architecture Impossible de spécifier le numéro de dépendance %s
Incompréhensible : 0x%x
Erreur : lecture depuis la mémoire échouée Examiner l’étiquette précédente pour déterminer le type d’insns Le premier registre du rang devrait être r13 Hummmm 0x%x note UC %d pour l’opcode %s (UC : %s) entrant en conflit avec la ressource %s note %d
note UC %d dans l’opcode %s (UC : %s) entrant en conflit avec la ressource %s note %d
UC : %s [%s] n’a pas de terminal ou de sous-classe
UC : %s n’a pas de terminal ou de sous-classe
Valeur immédiate hors intervalle (-128 à 127) Valeur immédiate hors intervalle (-32768 à 32767) Valeur immédiate hors intervalle (-512 à 511) Valeur immédiate hors intervalle (-7 à 8) Valeur immédiate hors intervalle (-8 à 7) Valeur immédiate hors intervalle (0 à 65535) Erreur interne du désassembleur Erreur interne : sparc-opcode.h erroné : « %s », %#.8lx, %#.8lx
Erreur interne : sparc-opcode.h erroné : « %s » == « %s »
Erreur interne : sparc-opcode.h erroné : « %s », %#.8lx, %#.8lx
Interne : code non débogué (test manquant) : %s : %d Type d’adresse incorrecte pour l’opérande Position incorrecte, devrait être 0, 16, 32, 48 ou 64. Position incorrecte, devrait être 0, 8, 16 ou 24 Position incorrecte, devrait être 0, 4, 8… 124. Position incorrecte, devrait être 16, 32, 64 ou 128. Numéro de registre invalide, devrait être blink Numéro de registre invalide, devrait être fp Numéro de registre invalide, devrait être pcl Indicateur de taille invalide valeur de taille incorrecte, doit être dans l’intervalle 1 à 64. Taille incorrecte, devrait être 1, 2, 4 ou 8 Taille incorrecte, devrait être le registre LP_COUNT ne peut pas être utilisé comme registre de destination Conflit d’étiquette avec « Rx » Conflits d’étiquette avec le nom de registre le deriner registre du rang ne correspond pas Préfixe « # » manquant Préfixe « . » manquant Préfixe « pag: » manquant Préfixe « pof: » manquant Préfixe « seg: » manquant Préfixe « sof: » manquant Nommer les globals bien connus Aucune de repositionnement pour une petite valeur immédiate N’est pas une adresse de type PC. Seuls $sp ou $15 sont autorisés avec cet opcode Seuls $tp ou $13 sont autorisés avec cet opcode L’opérande n’est pas un symbole Opérande hors intervalle. Doit être compris entre -32768 et 32767. Affiche les instructions inconnues suivant la longueur de leur deux premiers bits Le registre R3 est un indicateur de limm Liste de registres invalide Le registre doit être BLINK Le registre doit être GP Le registre doit être ILINK1 Le registre doit être ILINK2 Le registre doit être PCL Le registre doit être R0 Le registre doit être R1 Le registre doit être R2 Le registre doit être R3 Le registre doit être SP Le numéro de registre doit être compris entre r0 et r7 Le numéro de registre doit être compris entre r8 et r15 Le registre doit être dans la plage r0-r3 ou r12-r15 Numéro de registre invalide SR/SelID hors intervalle SelID hors intervalle Sélectionner les noms de registres bruts Sélectionner les noms de registres utilisés par GCC Sélectionner les noms de registres utilisés dans la documentation ISA pour ARM Sélectionner les noms de registres utilisés par APCS Sélectionner les noms de registres utilisés par ATPCS Sélectionner les noms de registres spéciaux utilisés par ATPCS Le petit opérande n’était pas un nombre immédiat Numéro de registre spécial hors intervalle Erreur de syntaxe : pas de « ) » en suffixe Les options suivantes spécifiques au désassemblage WebAssembly sont prises en
charge avec l’utilisation de l’option -M :
L’opérande de l’opérateur % n’est pas un symbole Champ de bits inconnu : %s
Erreur %d inconnue
Option CPU du désassembleur inconnue : %s
Option du désassembleur inconnue : %s
Nom de jeu de registres inconnu : %s
Option du désassembleur inconnue : %s
Champ %d inconnu lors de la construction d’instruction.
Champ %d inconnu lors du décodage d’instruction.
Champ %d inconnu lors de l’obtention d’un opérande int.
Champ %d inconnu lors de l’obtention d’un opérande vma.
Champ %d inconnu lors de l’analyse.
Champ %d inconnu lors de l’affichage d’instruction.
Champ %d inconnu lors de l’initialisation d’un opérande int.
Champ %d inconnu lors de l’initialisation d’un opérande vma.
Valeur mal alignée la valeur doit être un multiple de 16 la valeur doit être dans l’intervalle 0 à 240 la valeur doit être dans l’intervalle 0 à 28 la valeur doit être dans l’intervalle 0 à 31 la valeur doit être dans l’intervalle 1 à La valeur de l’opérande A doit être 0 ou 1 mot clef W invalide dans le slot de l’opérande FR. registre W attendu Warning : désassembleur inutilisable — pas assez de données disponibles Warning: non valable comme instruction à 2 opérandes Warning: non valable comme instruction d’émulation Warning: détection d’utilisation réservée de bits A/L et B/W Attention : registre source %s (%s) sans sélecteur « chks »
Attention : registre source %s (%s) sans sélecteur « chks » ou registres
Warning: mode d’adressage CALLA inconnu registre d’adresse dans la plage de chargement cache writeback d'adresses attendu tentative d’initialisation du bit y lors de l’utilisation du modificateur + ou - instruction « %.50s » erronée instruction « %.50s… » erronée bit,base hors intervalle bit,base hors intervalle pour un symbole opérande de branchement non aligné branchement avec un décalage impair valeur de branchement hors intervalle et avec un décalage impair valeur de branchement hors intervalle repositionnement d’octet indisponible Impossible de gérer l’insertion %d
impossible de créer i386-init.h, errno = %s
impossible de créer i386-tbl.h, errno = %s
impossible de trouver %s pour la lecture
impossible de lire i386-opc.tbl, errno = %s
impossible de lire i386-reg.tbl, errno = %s
impossible de trouver ia64-ic.tbl pour la lecture
impossible d’utiliser le registre de destination de nombre impair impossible d’utiliser le registre source de nombre impair cgen_parse_address a retourné un symbole. Symbole requis. classe %s définie mais inutilisée
valeur de déplacement non alignée La valeur de déplacement hors intervalle et non alignée valeur de déplacement hors intervalle Comment spécifier %% pour la dépendance %s ?
valeur immédiate dsp:16 hors intervalle valeur immédiate dsp:20 hors intervalle valeur immédiate dsp:24 hors intervalle valeur immédiate dsp:8 hors intervalle adresse relative GOT attendue : got(symbole) adresse relative GOT attendue : gotoffhi16(symbole) adresse relative GOT attendue : gotofflo16(symbole) adresse relative GP attendue : gp(symbole) opérateur étendu attendu registre externe valeur immédiate en virgule flottante attendue la valeur en virgule doit être 0,0 ou 1,0 la valeur en virgule doit être 0,5 ou 1,0 la valeur en virgule doit être 0,5 ou 2,0 valeur d’opérande L illégale masque de bits illégal valeur immédiate illégale usage illégal des parenthèses imm10 hors intervalle valeur immédiate imm:6 hors intervalle valeur immédiate hors de l’intervalle 0-7 valeur immédiate hors de l’intervalle 1-2 valeur immédiate hors de l’intervalle 1-8 valeur immédiate hors de l’intervalle 2-9 décalage immédiat valeur immédiate hors intervalle valeur immédiate trop grande pour la taille de l’élément valeur immédiate La valeur immédiate ne doit pas être un registre valeur immédiate hors intervalle valeur immédiate hors intervalle valeur immédiate égale à zéro attendue valeur d’opérande L incompatible registre d’index dans la plage de chargement registre d’index xzr non autorisé %function() invalide à cette position mode d’adressage incorrecte arithmetique immédiate invalide option conditionnelle invalide constante invalide accès compteur invalide opérateur étendu ou de décalage invalide Immediat incorrecte, devrait être 1, 2 ou 4 champ de masque invalide masque mfcr invalide opérande invalide. Type doit être 0, 1 ou 2 seulement. longueur de post-incrément invalide registre invalide registre invalide pour l’ajustement de la pile liste de registres invalide nom de registre invalide décalage de registre invalide opérande de registre invalide lors de la mise à jour valeur immédiate répliquée MOV incorrecte longueur de décalage invalide opérateur de décalage invalide numéro de registre spécial invalide numéro tbr invalide valeur immédiate invalide pour les valeurs immédiates CMEM ld/st valeur immédiate invalide saut indicé non aligné rebut en fin de ligne « ) » manquante « ] » manquant opérateur étendu manquant mnémonique manquante dans la chaîne de syntaxe registre manquant le format le plus récent « %s »
apparaît plus restrictif que « %s »
note multiple %s non gérée
multiplicateur valeur immédiate négative interdite décalage négatif ou non aligné attendu aucun instruction mappée directement à l'UC %s
aucun instruction mappée directement à l’UC %s [%s] longueur de décalage interdite pour les constantes 8 bits couple r0l/r0h invalide format de décalage (IP) invalide L’opcode %s n’a pas de classe (ops %d %d %d)
L’opérande n’est pas zéro opérande hors intervalle (%ld n’est pas entre %ld et %ld) opérande hors intervalle (%ld n’est pas entre %ld et %lu) opérande hors intervalle (%lu n’est pas entre %lu et %lu) opérande hors intervalle (0x%lx n’est pas entre 0 et 0x%lx) opérande hors intervalle (pas entre 1 et 255) écrasement du champ %s->%s
écrasement de la note %d par la note %d (UC : %s)
p0-p7 attendu parse_addr16 : opindex invalide. L’opérande de l’opérateur % n’est pas un symbole valeur de position hors intervalle Un registre paire doit être continu Un registre paire doit commencer par un même registre index d’élément de registre nom de registre utilisé comme valeur immédiate numéro de registre Le numéro de registre doit être pair registre source déplacé dans une valeur immédiate registre indisponible pour les instructions courtes rotation attendue de 0, 90, 180 ou 270 rotation attendue de 90 ou 270 registre source %s (%s) n’a pas de registres
longueur du décalage la longueur de décalage doit être 0 ou 12 longueur de décalage attendue de 0 ou 16 longueur de décalage attendu de 0 ou 8 la longueur de décalage doit être un multiple de 16 décalage interdit opérateur de décalage attendu les opérandes des registres source et cible doivent être différents registre de pointeur de pile attendu erreur de syntaxe (caractère « %c » attendu, « %c » trouvé) erreur de syntaxe (caractère « %c » attendu, fin de l’instruction trouvée) impossible de modifier le répertoire vers « %s », errno = %s
indéfini(e) cache writeback d’adresses inattendu inconnu(e) inconnu 0x%02lx inconnu 0x%04lx contrainte « %c » inconnue décalage d’opérande inconnu : %x
registre inconnu : %d
forme d’instruction inconnue instruction inconnue la valeur doit être une puissance de 2 valeur hors de l’intervalle 1 à 256 vector5 hors intervalle vector8 hors intervalle avertissement : option -M%s inconnue ignorée
valeur de largeur hors intervalle z0-z15 attendu z0-z7 attendu